综合电路是信息时代的重要技术基础，也是国家战略竞争力的重要象征。它们的重要性来自于他们在现代社会和经济发展中的基本作用以及对国家安全的重要保证。它不仅在能源安全和碳中立性中起着关键作用，而且是建造智能机器人和数字中国的重要基础。综合电路技术的快速发展对于增强该国的战略竞争力和国际地位具有重要意义。
在全球范围内，综合电路技术正处于快速变化和创新的新时代。目前，设备技术的开发是有限的，传统的设计工具效率低下，并且各种体系结构正在迅速出现。作为一门高度跨学科的学科，综合电路的学科迫切需要从设备技术，设计方法和工具，芯片体系结构到顶级应用程序和工业转型共同发展。为此，我们需要加强顶级设计，专注于综合电路的未来路线图，进行基本的理论创新和关键的技术突破，推动系统的演变和布局，探索新国家系统下的创新模型，并实现以任务为导向的系统研究。
1。科学目标
为了加强未来综合电路基本理论和关键技术的基础研究，推动系统的进化布局，并在综合电路领域培养创新的才能和研究团队，该项目旨在针对对综合电路的新理论和技术的未来研究，并领导着新的科学研究范式和相关的新科学范式和相关的新科学和技术。 Focusing on the complete industrial chain of "process-device-circuit-architecture-tool-system", through key research and joint research on common technologies in device processes, design methods and tools, chip architecture to top-level applications and industrial transformation, we have made original breakthroughs in advanced devices and integrated processes, simulation and hybrid circuits, circuit design methods, new computing architectures, etc., overcome bottlenecks that限制我国未来综合电路的发展，促进我国综合电路行业的高质量发展，并为建立芯片能力奠定坚实的基础。
2。资助研究方向
为了回应综合电路的未来边界发展，面临着主要的国家需求和工业发展瓶颈，例如智能机器人和数字中国建筑，从“过程 - 偏用 - 电路 - 结构工具 - 系统”的完整工业链开始，我们将重点关注高级设备的布局以及高级过程和集成循环，仿真和杂交循环，巡回式设计方法，以及新的计算方法。这个特殊项目计划资助以下研究指示：
（i）与CMOS兼容的硅光学设备，界面和基于硅的三维整合过程。
In response to the major demand for core optoelectronic devices in emerging applications such as large-capacity inter-chip/on-chip optical interconnection, we will study new theories, new technologies and implementation methods for high-performance silicon optical passive devices and high-speed, large-capacity photoelectric input/output interfaces under the constraints of CMOS-compatible processes, study key technologies such as基于硅的晶体管三维集成的结构预设，过程扣除，模拟模型和标准单位，突破了高速，低能消耗的关键技术以及小型集成的光电设备，以及高产力的综合/大型乘坐高型和极高的连接，高型和极高的连接，以及非常高的型号，以及非常高的型号，以及非常高的型号，且极高的型号，以及非常高的型号，并且非常高型，并且非常高的速度和极高的构图，构成了高度良好的效果。探索高密度集成芯片的极限。
（ii）基于硅的毫米波数字多光束分阶段芯片的关键技术。
为了响应宽带毫米波高速无线通信的应用需求，我们研究了基于数字体系结构的毫米波多梁的分阶段阵列电路的理论，探索数字毫米波杆段的整合电路架构，宽带集成的传播和无线电频率的前端和高级循环且高级循环且循环范围循环且循环范围循环范围，并循环范围循环范围循环范围循环范围循环范围循环范围。毫米波杆阵列的集成方法，突破了大带宽，高效率和由毫米波杆阵列集成电路所面临的挑战，并支持新一代的宽带高效毫米波无线通信，卫星通信，卫星通信以及无人驾驶汽车网络通信。
（iii）用于复杂数字电路的智能和全自动逻辑生成方法。
为了响应具有不同性能和功能的数字电路的快速设计要求，在广泛的应用方案，新理论，新方法，新过程和新工具中，用于基于人工智能的全自动生成数字电路逻辑的新工具。突破新自上而下的全自动设计过程的核心理论和关键技术，以进行非正式功能描述，实现从非正式功能描述到数字逻辑电路网表的智能自动生成工具，并支持全自动生成复杂的电路逻辑，并具有超过数十百万美元的大规模的规模。通过处理器作为典型情况进行了验证，全自动人工智能设计的处理器可以正确运行Linux，并且其性能达到了工业主流嵌入式处理器的水平。
（iv）整个设备芯片系统链的协作设计理论和方法。
为了应对挑战，例如芯片和电子信息系统之间的增加整合量表以及多物理领域的牢固耦合，我们将研究整个设备芯片系统链中的新原理，新方法和实施技术，破坏了基于基于硅胶的型号的基于型号的基于型号的技术，这些技术与基于硅网的基础技术相吻合，这些设备技术与基于硅网的设备相兼容，这突破垂直设计的关键技术，并针对大型模型的“ Edge-Cloud软件和硬件协作”进行优化，介绍从设备到芯片到系统的缺陷/错误传播的理论分析模型和评估技术，并实现低潜伏期，高能量效率，高能量效率，以及通过全链优化的优化协作协作设计方法。
（5）用于具体智能和类似脑的智能大型模型的新计算体系结构。
In response to the new challenges facing embodied intelligence and brain-like intelligence, we will study the special processor chip architecture that integrates perception, computing, control and fusion of human-type robots and design methods for brain-like intelligence, and study the new theories and new chip technologies that integrate in-memory computing media (RRAM/Flash/SRAM, etc.), storage media （DRAM/FERAM/MRAM/PCM/V-NAND等）和逻辑控制计算芯片，突破了未来的内存检索基本理论，并在未来具有高吞吐量和高存储密度，突破了大型模型在超级芯片上的大型模型的有效部署技术，并实现了大型塑料的加速发展。
iii。资金计划
有7个项目要资助，计划资金的平均资金强度约为每项300万元人民币，总资金强度约为2000万元人民币。资金期为3年，申请中的研究期应在“ 2024年1月1日至2026年12月31日”中填写。
4。申请要求和预防措施
（i）申请资格。
1。有进行基础研究主题的经验；
2。具有高级专业和技术职位（职位）。
车站的博士后研究人员，那些正在攻读研究生学位的人，没有工作单位或不依靠该单位的单位的人不适用申请人。
（ii）有限的申请法规。
1。在申请此特殊项目时，它将不包括在申请和承诺总数中。它将被包括在中国自然科学委员会基金会的申请和企业中，决定是否资金，并在获得资金后，将其包括在申请和承诺总数中。
2。申请人只能在同一年申请一个研究项目。
3。需要根据2023年国家自然科学基金会项目指南的“限制”来实施其他限制。
（iii）申请时要注意的事情。
1。特殊项目受无纸化应用程序的约束。申请表的提交时间为11月29日至2023年12月6日。
2。申请人的预防措施。
（1）在填写申请表之前，申请人应仔细阅读本申请说明的相关内容，本项目指南和“ 2023年国家自然科学基金会项目指南”。不符合项目指南和相关要求的申请项目将不接受。
（2）这个特殊项目旨在密切关注核心科学问题，集中于国内有利的研究团队进行研究，并成为一个特殊的项目组。申请人应根据该特殊项目要解决的特定科学问题以及项目指南中资助的研究方向，制定自己的项目名称，科学目标，研究内容，关键科学问题，技术途径和相应的研究资金。
（3）申请人登录科学基金网络信息系统（没有系统帐户的申请人，请申请依赖单位的基金管理联系人的帐户开设），并根据写作大纲和相关要求编写申请表。
（4）选择申请表中的资金类别的“特殊项目”，选择子类别描述的“研究项目”，然后选择“科学部”的“研究项目”（Science 1的综合研究项目”（应用代码1应选择F04和F05的申请代码，而不是在对研究方向的要求或对项目的要求。
（5）请按照“特殊项目 - 研究项目申请编写大纲”编写申请。请指出“在申请文本开始时，关于综合电路的新理论和技术的未来基础研究：XXX（填写要资助的5个研究方向之一）”。
申请表应突出有限的目标和关键突破，并阐明其在实现该特殊项目的总体科学目标和解决核心科学问题的贡献中。
如果申请人进行了与该特殊项目相关的其他科学和技术计划项目，则应在申请表的“研究基础和工作条件”部分中讨论申请项目与其他相关项目之间的差异和联系。
（6）申请人应严格遵循“针对国家自然科学基金会资金管理资金的管理法规”以及其他相关规定以及“准备国家自然科学基金会项目基金的指令”的具体要求，并仔细准备“国家自然科学基金会项目预算表”，并根据“目标相关性，政策相关性，合规性和经济合理性”的基本原则。
3。基于单位要注意的东西。
（1）支持单位应审查该单位申请人提交的申请材料的真实性，完整性和遵守情况；回顾申请人预算准备的目标，政策合规性和经济合理性的相关性。
（2）本机的电子申请表和附件材料应在指定的项目申请截止日期之前通过信息系统提交项目，并且无需提交纸质申请表。批准项目后，申请的纸张签名和邮票页面将在“赞助项目计划”的末尾绑定并一起提交。签名和盖章的信息应与电子申请表完全一致。
（3）如果2023年2023年的2023年国家自然科学基金会项目申请书（以下简称为2023承诺信）未由2023年2023年国家自然科学基金会项目申请书下载，则应从信息系统中下载，并且法律代表将亲自签署并在依赖单位的官方密封件上签名并盖章，并将电子扫描的单位置于信息系统（仅上传该信息系统），以便将其上传到该信息系统（曾经是这样的）。仅在支持单位完成上述承诺程序后才可以提交申请。
（4）支持单元在项目申请截止日期后的24小时内通过信息系统在线提交了单元的项目申请列表。提交清单后，中国自然科学基金会可以收到项目申请材料。
4。该特殊项目的咨询方法。
中国国家自然科学基金会信息科学系
联系人：Tang Hua
从概念出发全面解读集成电路产业链及相关技术介绍
本文从概念开始，并全面解释了几个维度的集成电路产业链和一些相关技术。我们希望在阅读本文后，我们将对综合电路的一些基本过程和技术有一个简单的了解：
集成电路：从发明到应用
集成电路（IC）是指通过特殊电路设计和使用半导体处理技术集成在一小部分半导体上（例如硅，锗等）中的一组微电子电路。在广泛使用IC之前，传统的离散电路主要由连接到独立电路组件的电线组成。此外，就体积而言，整体集成电路可能比具有相同函数的离散电路小几倍。在结构方面，IC非常紧凑，可以在人类指甲大小的区域上存在多达数十亿个晶体管和其他组件。半导体的卓越技术性能，半导体设备制造技术的快速发展，高效率的集成电路的大规模生产以及结构单元的使用使标准化的集成电路能够快速替换过去使用离散组件的传统电路设计。
IC的巨大技术优势反映在两个方面：成本和性能。该芯片通过光刻印刷为单独的单元，而包装技术的材料很少可以大大降低成本。组件的微量和紧密布置可以使信息切换非常快，并产生较少的能耗 - 其运行性能也非常出色。
离散电路和集成电路产品
在图1的左侧是典型的前置放大器离散电路，电路板面积为12,880平方毫米，右侧为62个晶体管和一个Intel Core i7 Central Prokessor，核心面积为159.8平方英毫米，为14.8亿平方英尺。
如今，集成电路已被广泛用于所有电子设备，并促进了电子时代的到来。媒体，教育，娱乐，医疗保健，军事行业和通讯等各个领域的发展与具有出色性能的集成电路设备密不可分。同时，正是由于IC的低成本和高性能，计算机，手机和其他家用电子产品在当今的社交生活中已成为必不可少的组成部分。
（1）综合电路的发明和开发
第一个晶体管于1947年底发布。两者都是活跃的组件。与真空管相比，晶体管具有较小的特征，低能消耗和出色的性能。他们克服了脆弱的真空管的缺点，使它们很快成为新兴行业。在实际使用中，由于需要一个一个一个一个一个一个一个晶体管的生产，因此由它们组成的离散电路也非常复杂且尺寸较大，这给使用带来了很多不便。因此，在1952年，英国人提出了综合电路的想法。突破性的是，德克萨斯乐器的基尔比（Kilby of Texas Instruments）在1958年开发了世界上第一个基于锗晶体的IC。但是，基尔比（Kilby）将极其薄的金属线用作连接线，这使得很难大规模生产IC。 1959年初，Fairchild的Noyce使用光刻技术在硅底物上制造金属和铝电线，以便可以使用平面技术制成整个IC。在此基础上，有可能大规模生产IC，因此两者被认为是综合电路的共同发明者。
根据集成电路技术实施的特定功能，集成电路可以主要分为三类：模拟集成电路，数字集成电路和数字/模拟混合集成电路。
模拟集成电路（也称为线性电路）用于生成，放大和处理各种模拟信号（幅度随时间而变化）。输入信号和输出信号相互成比例，并用于各种模拟信号处理单元，放大器，过滤器，调制解调器等。
数字集成电路处理各种数字信号（时间和振幅的离散值），并具有广泛的应用程序，例如各种电气设备的计算机CPU，内存和微控制器。
数字/模拟混合集成电路通过同一电路系统中的信号转换结合模拟和数字电单元，以实现复杂的技术控制功能。基于这项技术的SOCS（芯片上的芯片）现已成为IC领域中最有希望的开发方向之一。
模拟，数字，数字和模拟混合电路代表产品
左侧的图片是模拟电路的代表性产品 - 使用模拟信号传输技术的无线电通信雷达站。中间的图片是数字电路的代表性产品，这是一种国内超级计算机，实现了超高速度的数字计算功能。右侧的图片是SOC的示意图（片上系统）。
由于数字集成电路具有数字计算和逻辑处理的功能，因此该技术被广泛用于现代集成电路芯片制造领域。其中，CMOS数字集成电路现在已成为用于构建特殊计算，逻辑和控制电路的主流技术。
从时间的角度来看，在技术发展的早期阶段，简单的集成电路受到技术规模的限制，并且单个芯片通常只能携带多个晶体管。太低的电路集成还意味着芯片设计过程非常简单，制造输出非常低。随着技术的发展，数十亿个晶体管被放置在芯片上。良好的电路设计需要仔细的线计划，这也实现了新的电路设计方法的快速开发。
芯片集成度在不同时间段
综合电路工业化过程
在IC工业化的早期阶段，它主要用于航空航天和军事。阿波罗11在美国和两次海湾战争中成功着陆是航空航天和军事中IC最成功的案例。 1980年，IBM开发了第一代商业PC。在民用电子领域的IC发展逐渐加速。开发过程主要发生了三个重要变化。每个变化主要是因为单个公司的资本支出或技术无法支持IC行业的进一步发展。在此过程中，行业公司的业务模式已经变得多样化，新制造商的进入也导致了整个行业的结构变化。
综合电路行业的垂直部门
第一个更改 - 计算机组件的标准化。从1960年到1970年，系统制造商照顾了所有设计和制造。随着计算机越来越多的功能要求，整个设计过程花费了很长时间，这使某些系统制造商的产品在启动时会倒退。因此，许多制造商开始标准化他们使用的硬件。 1970年左右，微处理器，内存和其他小型组件逐渐标准化，因此开始将系统公司与专业集成电路制造公司区分开。
第二个变化 - ASIC（特殊应用集成电路）技术的诞生。尽管某些集成电路是标准化的，但整个计算机系统中仍然有许多独立的IC。太多的IC使运营效率比预期的要差。 ASIC技术开始了。同时，系统工程师可以直接使用逻辑门组件数据库来设计IC，而不必了解晶体管线设计的详细信息。设计概念的变化导致了Fables公司的出现，专业晶圆厂铸造厂的出现填补了Fabless Companies所需的生产能力。
第三个更改 - IP的崛起（集成电路设计知识产权模块）。由于半导体过程的连续收缩，单个芯片上的集成增加了。这样，很难用ASIC技术及时推出产品。目前，IP的概念正在出现，并且IP很快将通过特定功能修复。当IC设计需要此功能时，电路的这一部分可以直接使用，并且将引入专业IP和设计服务公司的出现。
ICS主要使用单片单晶硅作为半导体底物，并且在该基板上构建了各种复杂电路。单晶硅材料可以从富含二氧化硅的沙子和砾石中提取。同时，硅元素仅次于氧元素，并且是地壳中的第二大元素，占地壳总质量的26.4％。从廉价的沙子到优质的薯条，集成电路的生产过程“将石头变成黄金”可以分为三个步骤：设计，制造，包装和测试（包装和测试）。
集成电路芯片生产过程
纯化后在高温下熔化的多晶硅，并通过结晶绘图过程将其纯度高达99.99999999％或更高的纯度制成高纯度单晶硅晶体柱。切割和抛光晶体柱，并磨碎以获得薄且光滑的晶圆，然后进行测试。根据设计的电路，晶片经过复杂的处理，例如开发，掺杂和蚀刻，并分为小网格，以“打印”晶圆上的集成电路。晶圆测试后，从晶片中切出合格的质量晶体块，然后打包。包装测试通过后，可以获得集成的电路芯片。
整个IC生产技术的改进反映在这三个领域的发展中。设计端从早期工程师的手动设计发展到现在引入EDA（电子设计自动化）技术。制造端反映在晶圆尺寸和整合的增加中。包装和测试端已从芯片级别扩展到系统级别。以下部分还将遵循此生产过程，以介绍每个部分的技术和市场条件。
IC设计，制造和包装
（i）设计部分
早期的IC设计是由工程师手绘的，电路设计始于设备的物理布局设计。随着计算机软件技术的发展，工程师可以设计具有更高集成的电路图，并且设计方法也发生了变化。自上而下的（自上而下）设计方法逐渐取代了自下而上的（自下而上）作为主流设计方法。自上而下的设计是从一开始就制定规格，类似于设计建筑风格时使用几个房间和每个房间，以及需要遵循的规则；然后使用HDL（硬件说明语言），EDA和其他工具生成电路图。
IC设计的不同阶段
IC设计最初是一家大型公司的一部分。 1984年，Xilinx正式推出了无工厂的OEM模型（Fables），并且仅开发了30多年。 2015年，IC设计行业的市场规模达到了842亿美元。总部位于美国的IC设计公司占全球IC设计行业收入的62％，台湾IC设计公司占18％，排名第二。中国和欧洲大陆的IC设计公司的力量增加了和减少。近年来，大陆IC设计行业一直在赶上，全球市场现在占10％，排名第三。欧洲IC设计行业分别受到高通和英特尔的CSR和Lantiq收购的影响，导致欧洲IC设计公司的全球份额降至2％。
2015年，世界各地的IC设计公司的收入份额
目前，市场上有许多公司从事IC设计。 2015年，中国的设计公司总数达到了736。在不同类型的IC设计中使用的软件与需要遵循的规则差异很大。早些时候进入该市场的公司具有明显的第一步优势，主要包括：丰富的设计经验，参与标准和专利的制定。本节主要从市场的角度介绍各个领域的IC设计状况。
可以根据其功能将IC产品分为记忆IC，微观组分IC，逻辑IC和模拟IC，并且可以在各个领域进一步细分。
IC产品分类图（除以功能）
IC每个部分的市场份额
（1）内存
内存是指使用电能存储信息的半导体媒体设备。存储和阅读过程反映在电子的存储或释放中。它被广泛用于内存，USB闪存驱动器，消费电子，智能终端，固态存储硬盘和其他字段。根据是否会丢失电源故障后存储的数据，可以将内存芯片分为挥发性内存和非易失性内存。其中，DRAM和NAND Flash是这两种内存类型的代表。尽管有多种类型的内存芯片，但就输出价值组成而言，DRAM和NAND Flash已成为存储芯片行业的主要组成部分。
记忆芯片的分类
记忆芯片一直由IDM制造商主导，并且与制造过程相比，IC设计在存储芯片领域中起着作用。在这里，我们将简要介绍两个主要存储市场Nand Flash和Dram的当前状况。
Nand Flash品牌制造商收入排名在2016年第一季度
2016年第一季度DRAM品牌制造商的收入排名
（2）模拟IC和逻辑IC
模拟IC是自然的模拟信号，例如该过程连续的光，声音，速度和温度。模拟IC被分为线性IC，仅处理模拟信号和混合IC，这些IC可以根据技术类型同时处理模拟和数字信号。可以根据其应用将模拟IC分为标准模拟IC和特殊应用类似IC。标准模拟IC包括放大器，信号接口，数据转换，比较器和其他产品。特殊的应用类型模拟IC主要用于四个领域，即通信，汽车，计算机外围设备和消费电子产品。
2014年前十名模拟IC制造商的销售（单位：百万美元）
逻辑IC可以分为标准逻辑IC和特殊应用IC（ASIC）。标准逻辑IC提供基本的逻辑操作，并大量制造。 ASIC是针对单个客户和特殊应用程序量身定制的IC。他们具有定制，差异化和少数不同特征。它们主要用于具有快速工业变化，高产品差异和高集成需求的市场。
（3）微分组件IC
微观组分IC包括微处理器（MPU），微控制器（MCUS），数字信号处理器（DSP）和微观外围设备（MPRS）。 MPU是微型组件IC中最重要的产品，主要用于个人计算机，工作站和服务器。 CPU是其中之一。目前，英特尔是MPU行业的领导者。 MCU, also known as a single chip microcomputer or microcontroller, reduces the frequency and specifications of the central processor appropriately, and integrates peripheral interfaces such as memory, counter, USB, A/D conversion, UART, PLC, DMA, and even LCD driver circuits on a single chip to form a chip-level computer, and performs different combination controls for different application occasions. MCU可以在手机，PC外围设备，遥控器，汽车电子设备，工业步进电动机和机器人臂控制器中看到。
DSP芯片是指可以实施数字信号处理技术的芯片。近年来，数字信号处理器（DSP）芯片已被广泛用于自动控制，图像处理，通信技术，网络设备，工具和家用电器。 DSP为数字信号处理提供了有效且可靠的硬件基础。 MPR是支持MPU和MCU的外围逻辑电路组件。
（ii）制造部分
集成电路制造过程可以分为两个部分：晶圆制造和晶圆处理。前者是指使用二氧化硅原材料逐渐制造单晶硅晶片的过程。后者是指在准备好的晶圆材料上建造完整的集成电路芯片。
（1）晶圆制造
由于芯片的电路集成极高，其电路还需要半导体基板（Wafers）的非常严格的材料纯度要求。因此，硅单晶晶片的制造过程具有混合二氧化硅，具有各种元素至99.9999999999％（称为9N）的硅纯度（称为9N）被视为硅材料连续纯化的过程：
1）制备“冶金级硅”：从二氧化硅到“金属硅”
高纯二氧化硅是通过从二氧化硅（SiO2） - 富含硅基（例如二氧化硅）纯化获得的。充分的高纯二氧化硅原材料和反应物（例如煤炭和富含碳原子的木炭（C））放置在电炉中。在1900年的高温下，二氧化硅和碳经历了氧化还原反应：Sio2 + 2 C→Si + 2 CO，并初步产生硅（Si）材料。
从二氧化硅到“金属硅”
由于此过程类似于通过氧化还原反应的冶炼金属（例如铁和铜）的冶金过程，因此在此过程中制备的硅材料称为“冶金级硅”，也称为“金属硅”。 “高纯度”金属硅材料的硅含量可以达到98％，但这仍然无法满足制造集成电路芯片的纯度要求。
2）西门子的过程：从金属硅到多晶硅
冶金级硅的产量占全球硅元素产品产量的20％，并且该产品广泛用于铝合金合金铸造行业和化学工业。其中，只有5〜10％的冶金级硅用于重新化，从而制作了高纯度“电子级硅”（电子级硅的产生少于全球硅产品产量的1〜2％）。
为了进一步净化硅材料，该行业首先将冶金级硅材料转换为含有硅元素的挥发性液体，例如三氯乙烷（HSICL3），四氯化硅（SICL4），或将它们直接转化为燃气硅烷（SIH4）。之后，将表面温度为1150°C的高纯硅芯放在封闭的反应室中，然后将三氯硅烷气体传递到其中。通过化学分解，高纯硅材料可以直接在硅芯的表面“生长”，从而提高硅材料的纯度。
从“金属硅”到多晶硅
该过程称为化学蒸气沉积（CVD），用于制备高纯度多晶硅。这项技术于1954年获得德国西门子的专利，因此也被称为“西门子流程”。改进的西门子方法随后大大降低了制造能源消耗，并使准备好的多硅材料的纯度达到了99.9999％（6n）。
其他过程，例如流化的床反应堆技术（FBR），升级的冶金硅技术（UMG-SI）等，也用于生产高纯度多核多核酸，但改进的西门子方法仍然占了大部分输出（最多占总产出的88％）。
3）Chaiklasky工艺（“水晶拉动过程”）：从多硅直到单晶硅
具有6N纯度的多晶硅材料不能在微电子场中使用。在电性能方面，多晶硅的电导率是如此无法满足芯片级技术要求。为了有效控制半导体材料的量子机械性能，仍需要进一步改善硅材料的纯度。通过反复的纯化，集成电路生产中使用的硅材料的纯度必须达到99.999999999％（9N）水平。
主流制备过程是“ Chaklasky工艺”：搅拌过程是指制备半导体单晶（例如硅，锗，芳香胺），金属，盐，合成的宝石等的晶体生长过程。
从多硅直到电子级硅
在1425°C的高温下，在上一步中制备的高纯度多晶硅被融化成坩埚容器。可以添加碳原子（B）和磷原子（P）原子等掺杂原子，以使半导体倍增，以使具有不同电子特性的P型或N型半导体。将旋转的高纯度单晶硅晶杆浸入熔融多硅晶杆中，缓慢旋转，并同时将晶杆向上拉。同时，包含熔体的坩埚在晶杆旋转的相反方向上旋转。通过精确控制温度变化，晶体拉速率和旋转速度，可以从熔体中提取标准化的大圆柱柱，而晶柱的最大为2米，重约数百公斤。
硅柱的直径确定切割晶片的直径。更大的晶圆意味着可以将更多集成的电路晶片打印在单个晶圆上，并且可以极大地提高生产效率。在此阶段，晶圆制造商主要生产晶圆，直径为200mm和300mm。到2018年，直径为450毫米的晶圆将被批量生产。此外，为了确保单晶硅材料的纯度，晶体色谱柱生长的过程通常在惰性反应容器（例如石英坩埚）中进行，在惰性气体（例如氩气AR）环境下进行。
在中国，这个过程通常被生动地称为“水晶拉动过程”，用于制备高纯度单晶硅。通过该方法制备的高纯度单晶硅铸币厂的纯度为99.99999999％（9N），并且具有出色的半导体量子机械性能。它可以用于集成电路制造领域 - 因此，该材料称为“电子级硅”。此外，在多晶硅对单晶硅的纯化过程中，工业生产中的悬架区熔化方法等技术也被使用。缺点是，制备的晶柱的直径通常小于晶体图法的直径。
4）最后一步：从水晶柱到晶圆
在准备高纯度单晶硅晶柱之后，有必要经过11个步骤，例如：1个晶体柱切割和测试，2个外径2个外径，3个切片，4个圆形边缘，5个磨碎，6蚀刻，6蚀刻，6个蚀刻，7次缺陷，7次缺陷，7个磨损，8个抛光，9个清洁，11包装，11个打包，11次接管，11个磨牙，11次磨牙，11
从水晶柱到晶圆
最后，将其制成合格的半导体晶圆，可以由晶圆加工制造商使用。极光滑的硅晶圆厚度通常在0.2-0.75mm之间，直接用作制造集成电路芯片的材料，并且晶体加工阶段由铸造厂处理。
（2）晶圆处理
晶圆加工技术是指晶片上电气和电子设备中使用的制造综合电路的过程。该技术是一个多步重复的过程。在实施过程中，反复使用掺杂，沉积，光刻和其他过程来最终实现在半导体基板上具有高积分的复杂电路的目的。整个晶圆处理过程通常持续六到八周，需要在高度专业的晶圆加工厂中进行。
无尘研讨会
1）操作类型
晶圆处理过程与晶圆制造不同。晶圆加工领域的工厂工厂每个都遵循公司的独特生产过程。同时，先进的处理技术逐年创新，导致生产过程的持续变化。但是，多元化的过程过程属于以下四类：沉积，去除，成像和电性能变化。
沉积是指涉及生长，涂层或将其他材料转移到晶圆的过程中的步骤。沉积技术包括物理蒸气沉积（PVD），化学蒸气沉积（CVD），电化学沉积（ECD），分子束外延（MBE），相对先进的原子层沉积（ALD）和其他技术。
吹扫是指从晶圆上去除材料的技术。例如，蚀刻过程（湿蚀刻或干蚀刻）和化学机械研磨技术（CMP）。
成像形成或改变沉积材料通常称为光刻技术。例如，一个常见的光刻过程首先用一层化学物质 - 光震弹器覆盖晶圆表面，然后光刻的机器聚焦，校准并移动用电路图打印的光掩膜，将所选零件暴露于晶片上的短波光中。然后，裸露的区域被开发人员溶液冲走。在蚀刻或其他过程后，通过血浆方法去除其余的光质抗命天。
电性能的变化是指掺杂半导体以形成源和排水的步骤。过去通过扩散炉技术实施了这项技术，但现在它更频繁地使用离子植入技术。掺杂过程后，晶片经过爆炸式退火或更先进的快速热退火（RTA）处理。退火过程激活植入的掺杂剂。当前电性能的变化包括通过紫外线过程减少低K绝缘体材料的介电常数的技术。
高端集成电路的设计很复杂，需要各种过程步骤。多层金属连接层技术用于实现大量组件之间的有效连接。当代芯片处理经历了300多个过程步骤；它可以包括11层金属电线层。
光刻原理
掺杂和建筑CMOS单元原理
晶圆测试后，将进入芯片包装制造商进行最终包装测试。
2）过程逻辑
在晶圆上“印刷”的半导体组件必须与金属导体连接，以实现特定的电路函数。以上各种技术过程可以按照过程顺序分为前阶段过程（FEOL）和后阶段过程（BEOL）。集成在芯片上的组件的互连是分水岭：Feol是指在半导体基板上形成独立元件（例如晶体管，电容器，电阻器，独立CMO）的上半部分的过程，然后再沉积金属导电层。 Beol是指制造金属电线，连接组件并形成介电层的下半部分过程，该介电层沉积金属层后每条电线都绝缘。
钻探过程传奇
左图反映了晶圆前后部分过程的特定内容；右图是晶圆上单个CMOS模块的垂直切片图。从底部到顶部的三个部分与芯片的三个过程：Feol前部过程，Beol后部过程和包装包装过程。
（iii）包装部分
集成电路包装是半导体设备制造过程中的最后一步。在此链接中，将微小的半导体材料模块放置在防护壳中，以防止物理损伤或化学腐蚀。 The integrated circuit chip will be connected to the external circuit board through a package "shell".
After the packaging process, the finished integrated circuit equipment that has been packaged and tested will be used as the downstream equipment that is finally put into use as the finished product.
Integrated circuit packaging
(1) The development and evolution of packaging technology
Following Moore's Law, chip integration is increasing, and single integrated circuits require an increasing number of pins to connect to external devices to achieve more complex logic control functions; at the same time, with the advancement of technology, various electronic devices are developing towards miniaturization and intelligence, and the miniaturization of circuit systems requires the continuous reduction of the volume of integrated circuit chips. Therefore, under the premise of ensuring performance, "multi-pin, small-volume" chip packaging has always been the development direction of integrated circuit packaging technology. With the development of packaging technology, the integrated circuit packaging model is constantly innovating. Currently, various packaging technologies are used in different market areas. Here, some mainstream packaging technologies on the market are introduced in the order of the emergence of various processes.
The earliest integrated circuits were packaged in flat ceramic tubes. Due to their reliability and small size, they have been used in the military field for many years. The packaging mode of the ceramic tube body then quickly advanced to the DIP (dual in-line package) of the plastic tube body.
Dual inline package
In the 1980s, the number of pins of VLSI scale integrated circuits exceeded the technical limitations of DIP packages. PGA (pin grid array) packaging and LCC (leadless chip carrier) packaging are put into production to break through the limitations of DIP packaging.
Pin grid array package (left) and leadless chip carrier package (right)
Surface adhesion packaging emerged in the early 1980s and flourished in the late 1980s. The gull airfoil package for small-format integrated circuits uses optimized pin spacing to J-pin packages, making the package using this technology occupies 30-50% less area and 70% thinner than the equivalent DIP package.
Gull airfoil package (left) and J-pin package (right)
In the next stage, packaging technology ushers in a huge technological innovation - surface array packaging. This technology lays connection nodes on the surface of the packaged tube body, thus providing more external connections than previous package technology (the previous package method only leads to contacts around the tube body). Among them, BGA (ball grid array) packaging has become one of the widely used packaging technologies.
Ball Grid Array Package
BGA packaging technology has existed in the 1970s. In the 1990s, this technology evolved into the FCBGA (flip chip ball grid array) package. FCBGA packages allow more pin counts than any packaging technology. In the FCBGA tube case, the wafer is flipped front-down and connected to the tube body ball grid through a substrate similar to a printed circuit board (not through the lead). Therefore, the FCBGA can allow arrayed input and output signals to be dispersedly connected to the entire wafer surface, rather than being limited to the surroundings of the chip.
Flip chip ball grid array package
Official account ID: imacas_wx
