IT之家4月27日报道，台积电于美国当地时间4月26日在加州圣克拉拉举办北美技术论坛，公布了3nm工艺的最新进展和路线图。其中最引人关注的是N3X工艺，该工艺将于2025年进入量产，将为高性能计算（HPC）领域提供最强大的芯片制造能力。
IT之家从台积电官方获悉，台积电的3nm 工艺家族包括四个版本：基础型N3、成本优化型N3E、性能增强型N3P 以及我了解到的耐高压N3X。其中，N3E和N3P都是基于N3的光学缩小版本，可以降低复杂性和成本，同时提高性能和晶体管密度。 N3X是专门针对HPC领域设计的工艺，可以支持更高的电压和频率，从而产生更强大的计算能力。
据台积电介绍，N3E相比5nm工艺，可在同频率下降低功耗32%，或在同功耗下性能提升18%。与N3E相比，N3P可以在相同功耗下提高性能5%或在相同频率下降低功耗5%至10%。同时，N3P将晶体管密度提高了4%，达到5nm工艺水平的1.7倍。
N3X 是台积电3nm 工艺系列中最强大的版本，在相同功耗下比N3P 性能提高5%，电压水平达到1.2 伏以上。这对于3nm 级别的工艺来说是相当极端的，也意味着高功耗和发热问题。因此，该工艺仅适用于需要极致性能并要求芯片设计者采取有效措施控制温度和功耗的HPC级处理器。
台积电表示，N3E计划于2023年下半年开始量产，N3P和N3X计划分别于2024年下半年和2025年开始量产。所有这些工艺均采用FinFET 结构，即金属氧化物半导体场效应晶体管(MOSFET) 结构。这种结构已被台积电使用多年，具有成熟稳定的特点。
不过，在2nm级别以下，台积电计划采用新的GAAFET结构，即栅极全能FET结构。这种结构进一步提高了晶体管密度和性能，降低了功耗和泄漏。台积电表示，2纳米工艺在良率和元件性能方面都取得了良好进展，有望在2025年进入量产。台积电表示，相比N3E制程技术，2nm在相同功耗下速度提升最多15%，在相同速度下功耗降低最多30%，芯片密度提升20%以上。 15%。
版权声明：本文转载于今日头条，版权归作者所有。如有侵权，请联系本站编辑删除。
